인텔, 삼성, TSMC: 파운드리 경쟁의 미래
- **3대 파운드리 (인텔, 삼성, TSMC)**는 3D 트랜지스터와 패키징, 다양한 기술을 통해 미래의 칩 기술 로드맵을 공격적으로 구축하고 있습니다.
- 기존의 단일 로드맵과 달리, 각 파운드리는 독자적인 기술 방식을 추구하며, 18/16/14 옹스트롬 범위까지 트랜지스터 크기 축소를 지속할 계획입니다.
- AI/ML의 발전과 데이터 처리량 증가는 고성능, 저전력 칩에 대한 수요를 증가시키고 있으며, 이는 칩렛 기반의 이종 시스템 설계로 이어지고 있습니다.
- 칩렛은 다양한 기능을 가진 작은 칩으로, 2.5D 또는 3D 패키징을 통해 결합되어 더 높은 성능과 효율성을 제공합니다.
- 각 파운드리는 칩렛 연결을 위한 독자적인 기술을 개발하고 있습니다.
- 인텔은 EMIB(Embedded Multi-Die Interconnect Bridge)를 기반으로 소켓 방식을 활용합니다.
- 삼성은 I-Cube ETM을 통해 RDL 내에 브릿지를 구축하고 미니 컨소시엄을 통해 특정 시장에 맞는 칩렛을 제공합니다.
- TSMC는 RDL 및 비 RDL 브릿지, 팬아웃, 2.5D CoWoS, 3D-IC SoIC 등 다양한 옵션을 제공하며, 3Dblox라는 새로운 설계 언어를 도입했습니다.
- 칩렛은 시스템 성능 향상을 위한 핵심 기술이지만, 동기화 문제, 설계 복잡성 등 해결해야 할 과제가 존재합니다.
- 3대 파운드리는 옹스트롬 범위까지의 프로세스 기술 발전을 계획하고 있으며, 3D-IC 기술을 통해 성능과 전력 효율성을 극대화하려고 합니다.
- 인텔은 Foveros Direct 3D 기술을 통해 칩 또는 웨이퍼를 적층하여 3D-IC를 구현합니다.
- 삼성은 SF2와 SF4X 등 다양한 프로세스 노드를 결합하여 3.5D 또는 5.5D 패키징을 구현합니다.
- TSMC는 SoIC 기술을 통해 메모리와 로직을 3D-IC로 통합하고, CoWoS를 통해 고성능 AI 칩 패키징을 제공합니다.
- 파운드리들은 새로운 기능과 기술을 개발하여 경쟁력을 강화하고 있습니다.
- 삼성은 맞춤형 HBM을 통해 메모리 성능을 향상시키고, 칩 내에서 일부 처리를 수행하는 컴퓨팅 인 메모리 기술을 개발하고 있습니다.
- 인텔은 PowerVia를 통해 칩 뒷면으로 전력을 공급하여 전력 효율성을 높이고, 유리 기판을 사용하여 칩의 평면성과 결함률을 줄이려고 합니다.
- TSMC는 광범위한 프로세스와 패키징 옵션을 제공하고, 강력한 에코시스템을 구축하여 경쟁력을 유지합니다.
- 파운드리 경쟁은 단순히 프로세스 노드 경쟁을 넘어 고객의 요구에 맞는 맞춤형 솔루션을 제공하는 방향으로 진화하고 있습니다.
- 미국과 유럽은 반도체 제조 역량 강화를 위한 투자를 확대하고 있으며, 이는 파운드리 경쟁을 더욱 치열하게 만들 것으로 예상됩니다.
